2016年08月23日

5月24日に開催いたしました”FPGA/HDLセミナー”の続編を行います。

講師には前回から引き続き、天宮デザイン合同会社の宮田悟史氏をお迎え
いたします。
FPGAの開発環境 Quartus Prime、ModelSlim を使ってSystem Verilog の
プログラミングとシミュレーションについて演習を行います。

前回のセミナーにご参加頂けなかった方でも、ご参加頂ける内容になっています。
皆さまのご参加お待ちいたしております！